深圳市腾盛精密装备股份有限公司 
专注点胶二十余载：腾盛精密铸造芯片封装的“隐形骨架”
发布时间：2026-05-05 10:30:59 浏览：344次 责任编辑：腾盛精密
当AI芯片的算力每3.5个月翻倍、HBM存储堆叠层数突破12层、CoWoS产能成为全球半导体产业的“卡脖子”环节时，很少有人注意到一个看似不起眼的细节：那颗价值数万美元的GPU芯片与基板之间，仅靠一层厚度不足100μm的“胶水”维系着整个封装的机械可靠性。
这层“胶水”，就是底部填充胶（Underfill）。而将其精准注入微米级间隙的工艺，正是底部填充工艺。它不显眼，却是先进封装中决定芯片寿命的“隐形骨架”。
热力学困境与底部填充技术演进
理解底部填充为何重要，首先要理解倒装芯片（Flip Chip）的结构困局。
传统引线键合技术中，芯片通过侧面的金属引线与基板连接，信号路径长、寄生效应大。倒装芯片技术则直接将芯片“翻转”，通过密密麻麻的微凸点（Micro Bump）与基板直接焊接。这种结构大幅缩短了信号传输距离，却也埋下了一颗“定时炸弹”：
硅芯片的热膨胀系数（CTE）约为2.5-2.8 ppm/°C，而常见的有机基板FR4的CTE高达18-24 ppm/°C。两者相差近十倍。当芯片工作时，温度反复升降，硅与基板的膨胀与收缩步调完全不一致——芯片纹丝不动，基板却像热锅上的煎饼一样不断胀缩。这种持续的剪切应力全部集中于脆弱的微凸点上，随着时间推移，凸点疲劳开裂、断路，最终导致芯片失效。
这就是半导体封装领域最常见的失效模式：热力学疲劳失效。而底部填充工艺，正是为解决这一问题而生。
底部填充的基本原理并不复杂：在芯片与基板之间的间隙中注入一种特殊的环氧树脂复合材料，使其在毛细作用下自然流入所有空隙，经固化后将芯片与基板“粘合”为一个整体。固化后的底部填充胶将原本集中于单个凸点的剪切应力分散到整个芯片表面，凸点的疲劳寿命可提升10倍以上。
到现在，底部填充从最初的毛细底部填充（CUF），已演进为多种技术路线：No-Flow Underfill在贴片时同步完成填充、Wafer-Level Underfill在晶圆级完成封装、Molded Underfill以模塑方式同时实现包封与填充。每种方案都面临“可靠性”与“生产效率”的根本权衡——高填充比材料力学性能更优但流动性差，低粘度材料流动性好但CTE匹配度不足。这正是点胶设备成为制约瓶颈的核心原因。
腾盛精密：精密点胶的国产力量
正是在这一技术高地上，腾盛精密作为国内最早专注于精密点胶工艺的企业，给出了自己的答案——FC Underfill Sherpa900板级点胶解决方案。
Sherpa900的核心竞争力体现在三个维度：
首先是高刚性的运动平台。采用一体式铸造成型工艺，搭载龙门双驱U型直线电机，最大加速度可达1g，重复定位精度≤±3μm。这一硬件基础确保了设备在高频次点胶作业中的稳定性与一致性，为微米级工艺提供了刚性支撑。
▲ Sherpa900 Underfill工艺示意图
其次是自研的压电喷射阀。压电喷射技术是精密点胶的核心，通过压电陶瓷的瞬时形变驱动撞针高速撞击喷嘴，将胶液以“点”而非“线”的方式喷射而出，精度和速度远高于传统螺杆阀或气动阀。腾盛自主研发的JVS压电喷射阀，配合丰富的撞针与喷嘴配置，可灵活适配不同粘度、不同填料粒径的底部填充胶材料。
▲ Sherpa900 Underfill工艺示意图
最关键的是倾斜点胶技术。这是Sherpa900应对窄KOZ挑战的杀手锏。喷头可倾斜±45°，使针头无限逼近芯片边缘，最小KOZ可缩至200μm。同时，设备配备三段式作业平台（预热/点胶/保温工位），通过温度控制促进胶水渗透，确保底部填充充分、Fillet成型饱满。
此外，Sherpa900还开发了专用的底部填充胶路检测算法，并提供全检与抽检选项，在质量与效率之间实现灵活平衡。可选配自动上下料机，配合AGV可实现连续自动化生产，满足大规模量产需求。
当下，全球半导体底部填充市场正快速扩张，2024 年规模达7.21亿美元，预计2031年突破14.43亿美元，中国市场增速显著高于全球平均水平。在 AI、新能源汽车、5G 等产业驱动下，先进封装国产化进程加速，底部填充工艺与设备的国产替代迎来黄金期。